今天到實驗室
戰友們都很嗨的調完....
準備開始寫報告了
囧rz,我又變成最後一個

今天弄了半天
發現少打兩個via所以不會動
總算動了之後差動輸出居然變成同相的
拆成六份實在看不出哪裡搞錯了.....
warning訊息還出現在模擬狀態列裡,不是訊息欄
真怪異,說模擬的頻率高出layout設定的頻率
見鬼,Schematic設的頻率範圍頂多4~6GHz
layout跑0~10GHz怎麼可能不夠....

總之重新拆成兩份電路再接回去就沒問題了
奇怪的warning訊息也沒了
但是,輸出好爛啊...
頻率掉了1Ghz,正常來說頂多掉200~300M而已Orz
tunning range少了超過一半
仔細研究直流分析
發現餵進buffer的電壓因為走線的關係
左邊變成1.76V右邊是1.77V
所以波形不對稱而且tunning range變很多
再仔細看看
當初為了減少電壓源,把Vdd,Vbuffer
還有控制可變電容線性特性的Vbody做在一起
原來四個獨立電源整合成一個
電壓被走線吃掉了....
早知道就不改了
雖然有留原檔
但這樣ADS的layout要重做Orz

再仔細看看
當初設計的Vdd輸入點本來就比較靠近buffer
結果我打port的時候反而省略那個點
直接餵進偏壓MOS
主架構對電壓變動比較能忍受
buffer很敏感
我反而背道而馳
明天先試試這招吧...
不行再去問老師一堆電源可不可行
但是這招應該對中心頻率溜滑梯沒什麼改善的效果...

實驗室新電腦可以跑模擬了
家裡電腦跑模擬超級慢.....
都是雙核的CPU
我的是E7200,新電腦是E7500
跑的速度差快十分鐘似乎還可以接受
不過新電腦半小時可以跑出來
跟家裡跑將近四十分鐘
感覺是差很多的= =

喔...希望這次登頂就不用再爬山了
arrow
arrow
    全站熱搜

    Eressea 發表在 痞客邦 留言(0) 人氣()